当前位置：首页 > news >正文

【嵌入式系统设计师（软考中级）】第二章：嵌入式系统硬件基础知识(上)

news 来源：原创 2025/4/22 13:05:00

文章目录

1. 数字电路基础
- 1.1 信号特性与信号转换
- 1.2 组合逻辑电路和时序逻辑电路
- - 1.2.1 组合逻辑电路
  - - ①基本门电路
    - ②译码器（解码器，Decoder，DEC）
    - ③多路选择器（MUX，Multiplexer）
    - ④数据分配器（DMUX，Demultiplexer）
  - 1.2.2 时序逻辑电路
  - - ①时钟信号
    - ②触发器（Flip-Flop）
    - ④寄存器
    - ⑤计数器
- 1.3 可编程逻辑器件
2. 嵌入式微处理器基础
- 2.1 嵌入式微处理器的结构和类型
- - 2.1.1 常用处理器的体系结构特点
  - 2.1.2 DSP处理器的体系结构特点
  - 2.1.3 同构多核与异构多核处理器
- 2.2 嵌入式微处理器的异常与中断
- - 2.2.1 异常
  - 2.2.2 中断

1. 数字电路基础

1.1 信号特性与信号转换

在嵌入式系统中，信号特性与转换是硬件设计的基础。数字信号与模拟信号的主要区别在于其离散性和连续性。数字信号只有高电平(通常代表逻辑"1")和低电平(通常代表逻辑"0")两种状态，而模拟信号则是连续变化的电压或电流值。总结如下：

数字信号：离散的、有限状态（典型为2态）
模拟信号：连续的、无限状态

现代数字电子元件仅工作在两种明确的状态，基本物理实现方式如下：

表示形式	逻辑1	逻辑0
电压	高电平(如3.3V)	低电平(如0V)
光信号	亮	灭
磁存储	N极	S极
机械开关	闭合	断开

数字电路的逻辑体制标准有两种：

正逻辑体制（默认采用）：

高电平 = 逻辑1
低电平 = 逻辑0

负逻辑体制（特定场合使用）：
```
低电平 = 逻辑1
高电平 = 逻辑0
```

注：同一电路采用不同逻辑体制时，其逻辑功能会发生变化（如正逻辑的与门在负逻辑下表现为或门）

信号特性的其他关键知识点如下：

信号转换：ADC(模数转换器)将模拟信号转换为数字信号，DAC(数模转换器)执行相反过程；
采样定理：奈奎斯特采样定理指出采样频率必须至少是信号最高频率的两倍；
信号完整性：包括上升/下降时间、过冲、振铃等特性对电路设计至关重要；

1.2 组合逻辑电路和时序逻辑电路

在开启本章的学习前，非常建议先在steam上玩一下Turing Complete这个游戏，对学习逻辑电路非常有帮助（因为很多正经的教程要把很简单的东西写的很复杂，不当人😠）。本章节的大部分图示也来自这个游戏😄

组合逻辑电路(Combinational Logic Circuit)

无记忆功能
输出仅取决于当前输
典型代表：译码器、多路选择器等

时序逻辑电路(Sequential Logic Circuit)

具有存储功能
输出取决于当前输入和电路状态
典型代表：寄存器、计数器、状态机等

1.2.1 组合逻辑电路

①基本门电路

基本的与、或、非、与非、或非门，没啥好说的了

在这里插入图片描述
在数字逻辑设计中，"与非门"和"或非门"被称为通用逻辑门(Universal Logic Gates)，因为它们可以单独组合实现所有基本逻辑功能（与、或、非）。

②译码器（解码器，Decoder，DEC）

译码器会根据输入激活一路输出，下面是一个3位译码器的原理图：
在这里插入图片描述
例如输入001，其激活第1路输出，即0000 0010

在这里插入图片描述

③多路选择器（MUX，Multiplexer）

多路选择器(Multiplexer, MUX)是数字电路中最重要的组合逻辑模块之一，其功能类似于数据开关，能够从多个输入信号中选择一个传送到输出端。

在这里插入图片描述
工作示例如下：

在这里插入图片描述
当“选通”置为0时，“输入1”接到“输出”。当“选通”置为1时，“输入2”接到“输出”

④数据分配器（DMUX，Demultiplexer）

数据分配器(Demultiplexer, DMUX)是多路选择器的逆向器件，常被称为"解复用器"。它将单个输入信号分配到多个输出线中的一条。

简单来说：多路选择器就是从多个输入中选择一个输出，数据分配器就是把一个输入分配给不同的输出。

1.2.2 时序逻辑电路

①时钟信号

时钟信号是数字电路中用来同步不同部分操作的一种周期性脉冲信号。它为电路中的各个组件提供了一个统一的时间基准，确保了数据能够在正确的时间点被读取或写入。时钟信号通常是一个方波信号，具有固定的频率和占空比。

作用：同步电路中的事件发生时间，保证数据传输的一致性和可靠性。
应用：广泛应用于微处理器、存储器、通信设备等需要精确时序控制的场合。

②触发器（Flip-Flop）

触发器是一种最基本的时序逻辑电路，能够存储一位二进制信息（0或1）。触发器根据输入信号在特定时刻（通常是时钟信号的上升沿或下降沿）更新其输出状态，并保持该状态直到下一个更新信号到来。

类型：包括RS触发器、JK触发器、D触发器和T触发器等。
应用：用于构建更复杂的时序逻辑电路，如计数器、分频器、寄存器等。

下面介绍一个触发器的实例：
在这里插入图片描述

触发方式
- 边沿触发：仅在时钟（CLK）上升沿（或下降沿）瞬间采样输入D的值。
输出规则
- Q端：直接输出采样到的D值
- Q’端：始终输出Q的反相值（Q' = ~Q）
保持特性
- 无时钟边沿时，Q和Q'保持之前状态不变（记忆功能）。

示例：

CLK↑时D=1 → Q=1，Q'=0（直到下一个时钟边沿）
CLK↑时D=0 → Q=0，Q'=1

其原理电路不做详细介绍，可以单写一篇文章了

④寄存器

寄存器是一组触发器的集合，用来暂时存储一组数据（位宽可变）。寄存器可以在时钟信号的作用下加载（写入）新的数据或将当前的数据读取输出。

在这里插入图片描述

功能：存储临时数据、地址或其他信息。
应用：广泛应用于CPU内部（如指令寄存器、程序计数器）、内存接口和其他需要数据暂存的场合。

⑤计数器

计数器是一种特殊的时序逻辑电路，它的主要功能是对时钟信号的脉冲进行计数。计数器可以根据设计要求向上计数、向下计数或者双向计数，并且可以在达到预定值时产生溢出信号。

分类：异步计数器和同步计数器。
应用：定时器、频率分配、脉冲计数等场合。

这些组件是数字电路设计的基础，它们共同工作以实现各种复杂的逻辑功能和计算任务。

1.3 可编程逻辑器件

可编程逻辑器件(PLD)为数字系统设计提供了灵活性，主要类型包括以下：

特性/类型	SPLD (简单可编程逻辑器件)	CPLD (复杂可编程逻辑器件)	FPGA (现场可编程门阵列)
基本构成	如PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等基础结构	包含多个SPLD单元的集成，更复杂的架构	基于查找表(LUT)和可编程互连点的结构
灵活性	较低，适合简单的逻辑功能实现	中等，支持较复杂的逻辑设计	高，适用于高度定制化的设计和大规模逻辑功能的实现
集成度	低到中等，提供有限数量的逻辑门和输入输出引脚	中等到高，集成度高于SPLD，支持更多I/O和逻辑资源	非常高，提供大量的逻辑单元、存储器、DSP模块等，满足复杂应用需求
编程方式	一次性编程（如PAL），或可重复编程（如GAL）	多数支持可重复编程	支持可重复编程，方便设计迭代
应用场景	适合用于相对简单的组合逻辑和时序逻辑电路	更适合需要一定规模的逻辑操作和复杂性的项目	理想用于原型开发、模拟、复杂算法实现、硬件加速等多种高级应用
性能特点	速度较快，但扩展性和灵活性受限	提供较好的性能和较低的延迟，适用于高速数据处理	可根据具体设计调整性能，支持并行处理，适应高性能计算需求

通过上述对比可以看出，从SPLD到FPGA，随着技术的发展，设备的集成度、灵活性以及适用范围都有显著提升。SPLD更适合解决较为简单直接的逻辑问题；CPLD则在保持较高性能的同时增加了设计的复杂度和灵活性；而FPGA以其极高的灵活性和强大的功能成为现代电子系统设计中不可或缺的一部分，尤其适用于需要频繁修改和优化的设计阶段。

2. 嵌入式微处理器基础

2.1 嵌入式微处理器的结构和类型

2.1.1 常用处理器的体系结构特点

8位处理器：
- 典型代表：8051、AVR、PIC
- 特点：低功耗、低成本、简单指令集
- 应用：家电控制、简单传感器节点
16位处理器：
- 典型代表：MSP430、80286
- 特点：性能与功耗平衡
- 应用：工业控制、医疗设备
32位处理器：
- 典型代表：ARM Cortex-M系列
- 特点：高性能、丰富外设、多种工作模式
- 应用：智能手机、网络设备
64位处理器：
- 典型代表：ARM Cortex-A系列
- 特点：大内存寻址、高性能计算
- 应用：服务器、高性能嵌入式系统

2.1.2 DSP处理器的体系结构特点

在这里插入图片描述

DSP（数字信号处理器，Digital Signal Processor） 是专门设计用于高效执行数字信号处理任务的微处理器。与通用微处理器相比，DSP处理器针对快速执行数学运算进行了优化，特别是那些涉及大量乘加运算（MAC, Multiply-Accumulate）的任务，这在音频、视频、通信和控制系统等领域的信号处理中非常常见。

主要特点：